通过把嵌入式C代码迁入到快速可编程硬件由此获得性能的极大提升，这是在我们的设计中使用FPGA的一个主要优势。

Altium Designer的统一设计环境，通过智能的、简单易用的用“C到硬件”技术，使得软件设计和可编程硬件设计紧密联系在一起。只需要在代码中选取能够得益 于硬件加速的功能和算法，让Altium Designer的“C到硬件”编译器自动地生成所要求的硬件实现。

Altium Designer所具有的另外一个强大特点就是它能够充分利用FPGA的潜力。

不要求HDL经验

使用Altium Designer，利用C代码编程实现硬件加速并不要求HDL技能。

Altium Designer的“C到硬件”编译器直接从标准C代码产生综合的硬件。高速并行的硬件将以只相当于对等软件的几分之一的时钟周期速度运行，你的设计的性能和效率都得以提升。

硬件加速

许多计算逻辑算法，直接在软件中编码和调试，而且被串行执行，但是它们的内在是并行的 – 例如加密算法和信号处理。Altium designer 允许你把这些功能改成并行硬件操作，以便你能充分利用每一个可用资源。

Altium Designer的先进“C到硬件”编译器交付的硬件加速，采用标准的非时序的ISO – C源代码，产生FPGA的硬件来实现所需的功能。我们不需要去处理HDL，系统会产生综合的、仿真就绪的HDL语句。

探索选项

Altium Designer中“C到硬件”处理过程的灵活实现，让我们有机会来测试和探索把软件功能转移到FPGA硬件结构所带来的好处。

适当的硬件加速功能可直接在源代码级被识别，与此同时Altium Designer也提供一个简单而直观的界面，可以灵活地选择和去除那些以硬件形式运行的功能。所有的软件和硬件版本同时存在，我们可以从一个切换到另一个，然后重新编译设计来评估结果。

高级设计界面

Altium Designer中包含了硬件功能代码作为专用处理器（ASP），而不是产生一个不能访问的HDL“硬块”- 虽说它代表了你的硬件加速。

ASP是一个在FPGA设计中可管理的和可配置的器件，就像其他任何器件一样。 Altium Designer提供了面向高级原理图和OpenBus FPGA设计的Wishbone总线的专门ASP，让“精明硬件”的软件开发人员完全控制嵌入式应用程序的开发。